组合逻辑电路的分析与设计实验报告院系：电子与信息工程学院班级：电信13-2班组员姓名:盖兵（）邢帅成（）一、实验目的1、掌握组合逻辑电路的分析法与测试法。2、掌握组合逻辑电路的设计法。二、实验原理通常逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任时刻，输出状态只取决于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。1.组合逻辑电路的分析过程，一般分为如下三步进行：①由逻辑图写输出端的逻辑表达式；②写出真值表；③根据真值表进行分析，确定电路功能。2.组合逻辑电路一般设计的过程为图一所示。图一组合逻辑电路设计框图3.设计过程中，“最简”是指按设计要求，使电路所用器件最少，器件的种类最少,而且器件之间的连线也最少。三、实验仪器设备数字电子实验箱、电子万用表、74LS04、74LS20、74LS00、导线若干。74LS0074LS0474LS20专业资料．四、实验容及法1、设计4线-2线优先编码器并测试其逻辑功能。数字系统中多数值或文字符号信息都是用二进制数来表示，多位二进制数的排列组合叫做代码，给代码赋以一定的含义叫做编码。(1)4线-2线编码器真值表如表一所示输入输出IIYYII0031120000011001000100011101004线-2线编码器真值表(2)由真值表可得4线-2线编码器最简逻辑表达式为YIIIIIIII)′)′′=((′′′′′)′(322300111YIIIIIIII)′)()′′′′=((′′′′312302010(3)由最简逻辑表达式可分析其逻辑电路图4线-2线编码器逻辑图（4）按照全加器电路图搭建编码器电路，注意搭建前测试选用的电路块能够正常工作。（5）验证所搭建电路的逻辑关系。YIYYYI=01=1=00=1111000专业资料．YYIYYI=11=1=10=1112003线译码器并测试其逻辑功能。2线-42、设计即电路的某种状.(译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的号，具有译码功能的逻辑电路称为译码器。态)线译码器真值表如表二所示线-4（1）2输出输入EAAYYYY0130211111XX11110000111100010011010111101线译码器真值表线-42-4线线译码器最简逻辑表达式为(2)由真值表可得2YYYAEAAAEAEAEAAY====010010110001(3)由最简逻辑表达式可分析其逻辑电路图线译码器逻辑图2线-4注意搭建前测试选用的电路块能够正线译码器逻辑图搭建译码器电路，-4(4)按照2线常工作。）验证所搭建电路的逻辑关系。（5专业资料．AAE=ⅹ=ⅹ=101YYYY=11113021AAAAEE=0=1=0=0=0=00011YYYYYYYY=0111=101133002121AAAAEE=0=1=1=0=1=00011YYYYYYYY=1011=111133002211实验心得和74LE04线译码器，使用-274LS002本次试验，我们学习了线、-4线编码器和4线三种芯片连接电路，使我们加深了对这三种芯片的了解。在实验过程中，我们学会74LS20了如去了解一个芯片和使用，加强了我们的学习能力。实验过程中，我们遇到多的困难，我学会从遇到的问题中加深了我们对芯片与硬件电路的了解。们认真探索找到解决问题的法，了合作与独立思考，受益颇多。日月25日期：2015年4指导老师：盛洁老师。！眉页脚删除页辑。双后可以文欢迎您的光临，ord档下载修改编击可以善过补充要，通生的需并不能本容，单纯的课满足学，达到容的完专业资料．