西安邮电大学毕业设计（论文）题目：32位低功耗浮点乘法器设计学院：电子工程学院专业：集成电路设计与集成设计班级：电路1303学生姓名：白进宝学号：05136073导师姓名：邢立冬职称：高级工程师起止时间：2017年3月6日至2017年6月11日毕业设计（论文）声明书本人所提交的毕业论文《32位低功耗浮点乘法器设计》是本人在指导教师指导下独立研究、写作的成果，论文中所引用他人的文献、数据、图件、资料均已明确标注；对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式注明并表示感谢。本人完全理解《西安邮电大学本科毕业设计（论文）管理办法》的各项规定并自愿遵守。本人深知本声明书的法律责任，违规后果由本人承担。论文作者签名：日期：年月日西安邮电大学本科毕业设计(论文)选题审批表申报人邢立冬职称高级工程师学院电子工程学院题目名称32位低功耗浮点乘法器设计题目来源科研教学其它√题目类型硬件设计√软件设计论文艺术作品题目性质实际应用√理论研究题目简述高性能的浮点运算单元不仅仅可以适用于复杂的数学计算、科学应用和工程设计，随着多媒体技术的蓬勃发展，浮点运算单元的应用范围越来越广泛，它已经走入了千家万户，用来解决复杂的数字图像处理，移动物体模型的建立，三维动画设计与演示等等。浮点数的运算也是数字信号处理的最基本的运算，浮点数具备动态范围大的特点。随着FPGA的出现以及EDA技术的成熟，采用FPGA实现数字信号处理的方法已经显示出巨大的潜力。对学生知识与能力要求1、要求学生有较好的数字集成电路设计的基本知识；2、要求学生掌握实际系统的设计流程和设计技能；3、要求学生能够比较顺利的阅读一些英文文献。预期目标1、熟练掌握Modelsim、Alteraquartus/XilinxISE等设计工具；2、对乘法器的实现算法进行比较研究，并实现32位浮点乘法器，工作速度>=50MHz；3、完成电路的设计验证并进行功耗分析。时间进度第1周，收集资料，完成开题报告；第2-4周，制定总体设计方案；第5-6周，制定各模块的详细设计方案；第7-9周，完成电路设计；第10-12周，完成电路的仿真验证；第13-14周，撰写毕业论文，准备答辩。系（教研室）主任签字年月日主管院长签字年月日西安邮电大学本科毕业设计（论文）开题报告学号05136073姓名白进宝导师邢立冬题目32位低功耗浮点乘法器设计选题目的微处理器的发展随着集成电路的迅猛发展而日新月异。目前微处理器的发展一直遵循摩尔定律。为了进一步提高运算性能，已经有越来越多的处理器包含多个运算单元。作为通用处理器的一个重要组成部分，浮点乘法运算部件是整个设计中需要重点考虑的对象。浮点乘法运算在某些数值计算领域如流体动力、计算物理学、气象模型等，需要很高精度的浮点运算，而高精度浮点运算部件的固有特性决定了它具有面积大，功耗大的特点。速度、成本和功耗成为集成电路设计中目前最受关注的几个问题。高性能浮点乘法器是数字信号处理器中的重要部分，且位于处理器的关键路径上。数字信号处理中的图像、语音、加密等信号处理需要大量地进行卷积、相关、窗口及FFT等基本运算，需要频繁进行大量地乘法和加法运算。通过对大量数字信号处理算法的分析，卷积、相关、变换、级数等的运算占到了数据处理运算量的75%，因此乘法器和加法器很大程度上左右着信号处理系统的性能。正因为乘法器被如此广泛的采用，高性能浮点乘法器的研究和实现十分重要。设计高性能的乘法单元将大大改善整个系统的速度、面积、功耗等指标。前期基础已学课程：数字电路、数字集成电路、计算机组成与设计、verilogHDL设计基础。掌握工具：xilinxise、Modelsim等设计工具。资料积累：[1]王金明,冷自强.EDA技术与Verilog[M].设计.北京:科学出版社.,2008[2]夏宇闻.Verilog数字系统设计教程[M].北京:北京航天航空大学出版社.2008[3]吴金,应征.高速浮点乘法器设计[J].新能源进展,2005,10(6):6-11.[4]金美华,宋万杰,吴顺君.FPGA中浮点乘法器的实现[J].火控雷达技术,2008,37(1):104-107.[5]周德金,孙锋,于宗光.32位高速浮点乘法器优化设计[J].半导体技术,2007,32(10):871-874.[6]周德金,孙锋,于宗光.一种32位高速浮点乘法器设计[J]....