微处理机MICROPROCESSORS3D封装的故障隔离与故障分析刘晓婷(中国电子科技集团公司第四十七研究所，沈阳110000)摘要：3耐装是一种小尺寸、轻重量、低功耗、低成本的先进封装工艺，结合其在实际应用中通常出现的可靠性问题，从非破坏性与破坏性两方面对可用于封装故障I隔离与故障分析的方法展开介绍。通过精确定位来暴露失效位置，使用开放性高阻故障隔离、短路故障隔离、无损及高分辨率成像技术等方法，来实现非破坏性故障隔离与分析；通过破坏性的制样和物理分析等方法来探寻失效原因。所提出的方法可为POP、芯片堆叠式等结构的3D封装工艺的改进和优化提供参考。关键词：3D封装；故障隔离；故障分析DOI：10.3969/j.issn.1002-2279.2021.03.004中图分类号:TN305.94文献标识码:A文章编号:1002-2279(2021)03-0014-04FaultIsolationandFaultAnalysisof3DPackageLIUXiaoting(The47thInstituteofChinaElectronicsTechnologyGroupCorporation,Shenyang110000,China)Abstract:3Dpackagingisanadvancedpackagingtechnologywithsmallsize,lightweight,lowpowerconsumptionandlowcost.Combinedwithitsreliabilityproblemsinpracticalapplications,themethodsforfaultisolationandfaultanalysisof3Dpackagingareintroducedfromnon-destructiveanddestructiveaspects.Thefailurepositionisexposedbyaccuratepositioning,andthenon-destructivefaultisolationandanalysisarerealizedbyusingopenhighresistancefaultisolation,shortcircuitfaultisolation,losslessandhighresolutionimagingtechnology;Throughdestructivesamplepreparationandphysicalanalysis,thefailurecausesareexplored.Theproposedmethodscanprovidereferencefortheimprovementandoptimizationof3DpackagingtechnologywithPOPandchipstackingstructures.Keywords:3Dpackaging;Faultisolation;Faultanalysis1引言随着微电子封装朝着更小、更轻、更薄的方向发展，用户对超大规模集成电路的低功率、轻型及小型封装的生产技术提出了越来越高的要求，为此3D封装技术应运而生卜气3D封装就是把IC芯片一片片叠合起来，在Z方向垂直互连，将平面组装向垂直方向发展为立体组装。这种三维技术允许基本电路元器件(比如电阻、电感、电容、二极管和三极管)在垂直方向堆叠，而不仅仅是平面上的互连,从而可以使单位面积上具有更高的集成度P然而随着封装密度的提高，器件的失效模式和失效机理愈加复杂[4~6]3D封装工艺中的故障隔离和故障分析方法，对于3D封装工艺的改进和优化就显得尤为瓶要。23D封装技术典型的系统级封装(SIP,SystemInaPackage)示意图如图1所示。一个POP(POP,PackageonPackage)构造的3D封装是将以球面网格阵列(BGA,BallGridArray)形式封装的现场可编程门阵列(FPGA,FieldProgrammableGateArray)与中央处理单元(CPU,CentralProcessingUnit)芯片一起安装在公共封装基板上。FPGA的封装和基板之间的焊点称为中级互连(MLI,Mid-LevelInterconnect),CPU到基板和FPGA芯片到FPGA基板之间的焊点称为一级互连。由于多层焊料互连、硅芯片和封装集成在一个SIP封装中，会造成许多故障，例如焊点脱焊或在第一级互连或中级互连中出现裂纹，甚至FPGA基板或SIP基板上都会出现基板裂纹。由于较高的作者简介:刘晓婷(1981T，女，辽宁省本溪市人，工程师，主研方向:集成电路测试技术。收稿日期：2020-09-29集成度，在这种复杂的封装架构中，对故障位置加以隔离，以及获取失效特性、进行物理失效分析，便成为必不可少的重大挑战甘］。FU端？m若旨|拶8O,derJointsFPGAsubstrate~图1POP构造的SIP封装的示意图3.1开放性和高阻故障隔离非破坏性故障隔离技术是一种能在短时间内找到3D封装中的多种失效情况的技术。对于开放性和高阻故障，时域反射(TDR,TimeDomainReflectometry)以及光电太赫兹脉冲反射(EOTPR,ElectroOpticalTerahertzPulseReflectometry)都是非常有效和流行的隔离技术。TDR是一种传统的低成本非破坏性故障隔离技术，它的原理是在封装互连中注入35耀40p泽的上升时间的步进电脉冲，并通过收集从封装中反射的信号来分析沿电路的阻抗变化。将失效...