图1多块数据读取时的间隙问题201P2-o0w7-e13rP##C#############M#2P0C128-5074-81E3####D#2#D0#1#R22-07-13########RealizationofDDR2InterfaceforPowerPCHostProcessorsMPC8548E(1.中国科学院空间科学与应用研究中心;2.中国科学院研究生院)苏鹏1,2卞春江1张磊1SUPengBIANChun-激angZHANGLei摘要:本论文研究了DDR2的特性和MPC8548E处理器的相关资料,给出了MPC8548EDDR2接口的硬件电路设计,并且通过实例讨论了在U-Boot下对MPC8548E相关寄存器的配置,给出了试验结果。关键词:MPC8548E;DDR2;U-Boot中图分类号:TN368文献标识码:BAbstract:Inthispaper,weresearchedthefeaturesofDDR2technologyandtherelativematerialsofMPC8548E,thenhowtodesigntheDDR2interfaceoftheMPC8548Ehostprocessorisdescribed,andhowtoconfiguretheregistersofMPC8548EbyU-Bootpro-技gramisdiscussedthroughanexample.Theresultoftheexperimentisalsogiven.术创新引言1MPC8548E是Freescale公司开发的PowerQUICCIII系列的高性能处理器。其内部工作频率最高可达1.33GHz,在该工作频率上处理性能可达3065MIPS。一级Cache分为数据Cache和指令Cache各32KB,二级Cache最大可配置为512KB。支持DDR1和DDR2,最高支持533MHz传输速率的DDR2SDRAM。同时,该处理器还支持PCI、PCI-X、PCIE、SRapidIO和4个GbE接口。内存是计算机系统中至关重要的部分,处理器的每一步操作和操作系统的运行都需要依赖内存,如果内存不能正常访问,整个系统就不可能运行。DDR2技术自从面世至今,凭借其出色的性能广泛运用于各种计算机主板和嵌入式设备。本文给出了MPC8548E处理器DDR2接口的设计和调试过程,阐述了相关工作原理。2DDR2技术特点DDR2是由JEDEC标准组织开发的基于DDR1的升级存储技术。DDR2继承了DDR1在一个时钟周期内完成两次传输数据的特性,但是在数据吞吐率、延时、功耗等方面都有了显著的提高,这些性能的提升,主要源于以下技术的运用:ODT、PostedCAS、4n数据预取等。2.1ODT(On-DieTermination)技术在DDR2中采用ODT技术将DQ、DQS、DQS#、DM信号的外部的匹配电阻移到芯片内部从而节省了大量的PCB板上面积,并且通过控制器(例如MPC8548E处理器)对DDR2芯片内部的寄存器进行配置来设置匹配电阻值,以及通过ODT信号来控制匹配电阻开关状态,从而实现最佳的信号完整性。需要注意,地址和控制信号等仍然需要通过外部电阻匹配。DDR2和DDR1一样,是通过Bankaddress、Rowaddress、Columnaddress三者结合实现寻址。每一次对DDR2的操作,都是以Active命令(有效RAS#信号)开始,在发出该命令的同时,通过地址线发出本次操作的Bankaddress和Rowaddress,此后等待tRCD延时以后,发出READ命令(有效CAS#信号),同时通过地址线发出本次操作的Columnaddress。最后,等待CL(CASLatency)时间之后,数据通过数据总线输出。在某些情况下为了提高整个系统的性能需要在一个Bank的操作完成之前插入下一个Bank的操作。如图1所示,在发出Bank0的Avtive命令之后,等待tRRD时间之后就可以发出对下一个Bank的Active命令。按照该工作模式,对Bank2的Active命令实际延迟了一个时钟周期,该命令本应该在Read(Bank0)的位置出现,但是由于Read(Bank0)命令已经占用了地址线,所以无法对另一个Bank进行操作。其结果是,本应该是连续的数据输出结果被打断。针对这个问题,DDR2做出了改进。DDR2允许Read命令提前发2012-20.27Pos-ted1C3AS#技#术##############2012-07-为了解决指令冲突JEDEC标准组织引入PostedCAS技术。图3原理图性能。2.3.4n数据预取技术n表示DDR2芯片的数据位宽度。该技术的引入使得DDR2颗粒可以以较小的内核时钟频率获得较大的外部数据吞吐率。以DDR2400MHz为例,400MHz代表外部数据传输速率,那么其外部时钟则为200MHz(DDR2在时钟的上升和下降沿传输数据),假设该DDR2芯片数据位宽为16Bit,那么外部数据吞吐率则为400MHz×16Bit=800MB/s。芯片内部由于采用了4n数据预取技术,因此内部工作频率只需要100MHz,内部数据吞吐率为100MHz×16Bit×4=800MB/s。利用这项技术,DDR2可以在不提高内核工作频率的前提下,大大提高外部数据传输速率,同150Ω,精度为1%。在整个设计中,我们选用100nF的Decoup...