PCIExpress总线实验开发板关键技术研究周强，周饴然(北京航空航天大学自动化科学与电气工程学院,北京100191)摘要：为了使学生深入学习、理解和掌握高速、串行PCIExpress总线的核心概念和基础应用技术，设计、开发了符合标准PCIExpress1.0a规范的八层阻抗控制实验开发板。该实验开发板由PCIExpressx1接口芯片、高速FPGA等核心器件构成。其不但满足GHz高速串行信号传输的完整性要求，而且开放性好，学生可通过对FPGA的编程开发，实现PCIExpressx1总线的基本读写操作及高速LVDS数据的收发、RAM存储等功能。该开发板可广泛用于专业本科高年级或研究生阶段的计算机接口技术实验课程。关键词：PCIExpress总线；FPGA；信号完整性；开发板：TP336文献标识码：A：Title首字母大写，其余均小写，四号加粗，段前0.5行NameNamename五号字，作者顺序与中文一致(单位全名部门(系)全名,市(或直辖市)邮政编码)单位英文，宋体六号，段后0.5行Abstract:写作要求请参考北航学报主页的“EI文摘要求”Keywords:见北航学报主页的“选取keywords”（一律小写，英文缩写除外，英文分号分隔后面再加一个空格分隔）段前0.5行，段后2行，并在最后添加分节符。随着现代科技的发展，计算机数据量及其传输速度成倍增长，传统的PCI/PXI总线已经显得捉襟见肘，而新一代PCIExpress总线的出现解决了这一难题。为了使学生深入理解、掌握PCIExpress总线的核心概念和基础应用技术，设计了全新的PCIExpress总线实验开发板，学生可以通过FPGA编程即可实现PCIExpress总线的基本接口和数据传输功能。PCIExpress(简称PCIE)总线是Intel推出的“第三代IO总线”，PCIE总线采用点对点、全双工、串行差分传输模式，单向速率高达2.5Gbps，理论数据读写速度最高500MB/s，可配置×1、×2、×4、×8、×16、×32通道，速率将成倍增长，相比PCI总线的133MB/s，已经是质的飞跃。实验开发板将采用PLX公司的PEX8311桥接芯片，实现×1通道的PCIE总线传输；并配置Altera公司的Cyclone系列FPGAEP1C12Q240，实现开放的功能模块的控制功能。1PCIE总线开发板功能概述PCIE总线实验开发板，面向本科高年级或研究生阶段计算机接口实验教学进行开发，按功能主要分为PCIExpress总线接口模块和本地功能模块。PCIExpress总线接口模块用于实现板卡和计算机的互联接口，物理连接符合通用的PCIExpressCardElectromechanicalSpecificationRev1.0标准(如图1)，协议层通过使用PEX8311桥接芯片来实现。图1PCIE总线物理接口本地功能模块主要分为LVDS信号收发模块和RAM存储模块，具有4路LVDS发送、4路LVDS接收，以及两片256K*16bit的异步RAM。通过对FPGA的编程开发，可以实现计算机总线的数据传输、LVDS高速串行数据的收发和大容量数据的实时存储。2实验开发板硬件设计2.1硬件总体设计实验开发板硬件总体设计如图2所示，开发板以高性能FPGA为核心构建，设计有PCIE总线接口模块、LVDS信号收发模块、RAM存储模块、辅助电路模块等。图2框图辅助电路模块用于实现板卡的供电、LED监测及按钮开关等功能。为方便调试，开发板留有外部电源接口，可通过外部电源对板卡供电；同时留有FPGAIO管脚外接端口，可与外部实验设备互联使用。2.2PCIE总线接口设计2.2.1PEX8311芯片应用PCIE总线实验开发板采用FPGA与PEX8311桥接芯片来实现PCIE总线和局部(Local)总线之间的信息传递。PEX8311芯片的内部逻辑单元如图3所示。实验中可通过FPGA配合产生Local总线相应的时序，实现总线操作。芯片内部具有各种寄存器组，可用来控制数据传输，并记录工作状态。图3PEX8311芯片内部逻辑单元框图PEX8311具有三种数据传输模式——主模式、从模式、DMA模式。在实验开发板的应用中始终工作在从模式和DMA模式两种方式下。Local总线在C（非复用地址数据）模式下，采用32位、66MHz的传输方式，因此芯片上的模式选择管脚MODE[1:0]都应置低。2.2.2桥接芯片与FPGA连接管脚Local总线是FPGA与PEX8311互连的部分。FPGA需要配合Local总线信号，产生相应的时序，实现读写及DMA功能。在局部总线读写操作中起关键作用的引脚有LA[31:2]（地址）、LD[31:0]（数据）、LHOLD（总线请求）、LHOLDA（总线应答）、ADS#（地...