：1009-8119(2006)04-0038-02一种新型高速大容量非易失性数据采集系统史子瑞何佩琨（北京理工大学电子电子工程系，北京100081）摘要提出了一种多通道非易失性高速实时大容虽数据采集系统的解决方案。该方案采用并行SDRAM和FLASH作为存储介质，利用DSP、FPGA技术，实现了在每通道10MHz采样率下、4通道的实时釆样，并满足了系统数据非易失和循坏存储的耍求。关键词高速数据采集，FLASH,SDRAMANewHigh-rateNon・volatileSignalSamplingSystemShiziruiHepeikun（Dept,ofElectronicEngineering,BeijngInstituteofTechnology,Bei激ng100081）AbstractbasedontheapplicationofDSPFPGAtechnology,anewdesignisdevelopedtomeetthedemandingrequests:highrate,realtime,non-volatileandkx）pstoring.Byanalyzingthesystemcharacters,thispaperprovidesthemethodofassociateSDRAMandFLASHtosolvetheproblcm.KeywordsHigh-ratedatacollection,FLASH,SDRAM1系统对存储部分的要求木文讨论的设计服务于某测战雷达系统。该宙达系统的工作过程如下：在武器（多为导弹）实验时，雷达进行实时目标检测，待检测到目标后，把目标通过目标段数据记录下来，保存在雷达设备中。待实验结束后将目标过靶段数据传回计算机中,进行忖标轨迹拟合与分析。由于实验数据珍贵，并且考虑到导弹有可能破坏需达设备，所以要求雷达设备存储的数据在掉电的情况下也能够保存，即数据非易失。在实验时，为求准确，在回波信号信噪比较高，也就是近跖•离时才判定目标出现。但是，如果从目标被检测到时刻开始存储数据，则记录的目标轨迹信息不够完整。这样，需纪录轨迹包含轨迹a和轨迹b（下图），a段是检测到目标前的轨迹，b段为检测到目标Z后的轨迹。得到轨迹a需要对甫达回波数据循环存储。循环存储就是在检测到目标前在存储器中周而复始的存储回波数据，当在某（假定为N）吋刻检测到H标吋，紧挨才i：N吋刻前面记录的数据就是轨迹a,它和N时刻后记录的数据（轨迹b）—起组成完整的H标轨迹。如图I所示。本存储系统服务的是一部高分辨雷达。该雷达系统要求保留更多的回波原始数据，以在共后的岸上分析屮得出更精确的结论，实现高分辨。在本例中，雷达回波不能进行积累，数据率达到了128MBYTE/S。总结上而对存储系统的要求如下：非易失、循环、高速率（128MBYTE/s）.人容量（128MBYTE/s*2.5s=384MBYTE）。当前的器件都难以独立实现，木设计在经过对数据压缩后，以SDRAM加并行FLASH的方法实现。2存储解决方案对于这么大的容战和这么高的速率，在目前技术条件下耍用适当的存储介质实时存储是非常困难的。因此必须采用适当的数据压缩算法及与之相适应的技术方法来解决高速人容量数据实时存储问题。2.1时间压缩算法根据脉冲体制跟踪雷达回波的特点，采集和存储的数据可以仅限于跟踪波门内的回波信号和跟踪波门的位宣信息。设雷达巫复频率周期为7',跟踪波门的宽度为t,则采川时间压缩算法后数据量可压缩倍，而存储速率的要求也下降为原来的t/卩。采用这种压缩方法，可以使检测到目标后的存储数据量下降为64MBYTE,要求的存储速率降到25.6MBYTE/s。但是检测到H标前因不能确定信号波门而不能使用此种方法，故仍有64MBYTE的存储数据量和128MBYTE/s的存储速率。2.2存储介质介绍在当前条件下，容量可以满足耍求的芯片冇SDRAM和FLASHoFLASH芯片可以满足非易失性的耍求，目前可以购买到的FLASH芯片单片容量可以达到256MBoFLASH的操作周期-•般为100ns,向FLASHY入一个数据需要4个操作周期，故单片的写入速度为4MB/S。经过搜索，发现AMD公司的AM29系列芯片在其特定（UNLOCKBYPASS）的模式下，两个操作周期可以完成一次写操作，这样可以使写入速度提高一倍，达到8MB/So4片并行即可满足对检测到H标后数据的存储。FLASH由于口身的特点，在重新写入数据前需要先擦除原來写入的数据。这个擦除过程（整片擦除）需耍几个ms,在这几个ms中，FLASH不能进行任何其它操作。所以，FLASH不可用于循环存储。当前，SDRAM的容量可以达到256MB,写入速度可以达到100MB/s以上，可以重复写入而不需先擦除。但是，DRAM是易失性存储器，掉电后数据丢失，不满足非易失性要求...