基于EDA技术的数字调频发射机的设计与实现基于EDA技术的数字调频发射机的设计与实现摘要：随着软件无线电技术和微电子技术的飞速发展，通信领域已进入了数字化时代，数字调制式发射机突破了传统的发射机的不足，成为今后发射机的发展主流。本文结合遥测系统的性能需要，基于EDA技术，对数字式调频发射机进行了详细的研究与设计。关键词：遥测数字调制发射机FPGADDSFIR中图分类号：S611文献标识码：A文章编号：遥测即远距离数据侦测，它在科研和军事方面都有着重要应用。遥测系统中，发射机是无线传输信道的重要组成部分，它的性能好坏直接影响遥测数据的传输精度和传送距离。一、遥测发射机的特点遥测发射机相对于普通发射机在性能上具有以下特殊性：（1）要有较高的灵敏度；（2）输入信号频率范围较大，能够适应多种信息调制；（3）载波的中心频率可调；（4）需要具有较大的频偏，且频偏可调；（5）调制方式可重组；（6）具有与微机接口，使发射机具有软件可编程性。二、软件无线电简介软件无线电技术是基于开放式的通用的无线电智能通信平台，通过安装不同的软件来完成各种通信功能，系统的升级可以通过软件升级来实现。本次设计是基于软件无线电的思想实现的。软件无线电技术中，各种调制信号是以一个通用的数字信号处理平台为支撑，利用各种软件工具来产生的。它可以通过更新调制模块的软件来适应发展的调制体制，具有很大的开放性和灵活性。理论上，各种通信信号都能通过正交调制来实现，如图1所示。图1正交调制的实现框图三、数字调频发射机设计与实现本次设计的数字调频发射机的系统原理框图如图2所示：图2数字调频发射机原理框图DDS用来产生频偏可调、分辨率较高的频率时变信号，也就是产生低频信号同时实现基带信号的调频；利用锁相环PLL技术可以合成高精度、高稳定度的频率信号，在此次设计中PLL用于合成中心频率可调的高频载波信号；单边带调制器SSB可以进行I、Q两路信号的正交处理，实现了低频的基带信号向高频载波的搬移，搬移后携带着信息的高频载波经功率放大器放大输出。此次设计的控制电路如图3所示。图3控制电路结构图整个系统硬件电路以Altera公司生产的FPGA为核心，外围分别接有AD转换器、DA转换器、锁相环频率合成电路PLL、I/Q两路SSB调制器和时钟信号源组成。此外还有相应的FPGA和这些外围芯片的接口电路等。本系统控制电路需完成以下功能：1)为A/D,D/A,PLL,SSB提供既定频率的时钟信号。2)完成对PLL,A/D,D/A的控制。3)将DDS输出信号进行后期处理，并输出到D/A。1时钟信号产生此次设计系统采用一个80MHz的晶振作为FPGA的参考时钟，然后通过晶振接入FPGA进行十分频作为锁相环环路的参考时钟（8MHz），同时经过八分频后作为AD转换器和DA转换器的工作时钟（10MHz）。这里采用一个晶振作为总的时钟源，各部分电路由晶振所产生振荡信号的分频提供的方法适合于电路简单，器件物理距离较近的情况。2DDS模块实现本次设计采用直接频率合成(DDS)产生基带信号。可编程逻辑器件以其速度高、规模大、可编程,以及有强大EDA软件工具支持等特性,十分适合实现DDS技术。利用FPGA可以根据需要方便地实现各种调幅、调相和调频功能的DDS，具有良好的实用性和灵活性。就其合成信号质量而言，我们采用滤波器滤波、利用信号的对称性扩大ROM的存储容量等办法，其精度误差能够控制在参数要求的允许范围之内。本次设计，我们采用基于FPGA的自行设计的DDS系统。3FIR滤波器实现本设计我们通过IP核来实现FIR滤波器。Altera提供的FIRCompiler是一个结合Altera的FPGA器件的FIRFilterFilterCore，DSPBuilder与FIRCompiler可以紧密结合起来，DSPBuilder提供了一个FIRCore的应用环境和仿真验证环境。我们可以在Simulink环境中新建一个模型，放置SignalCompiler模块和FIR模块。FIR在AlteraDSPBuilder-MegaCoreFunction-fir_compiler中。然后我们再进行FIR滤波器核的设置。最后把以上生成的模块连接，完成数字调频滤波器硬件FPGA控制电路总图如图4。图4数字调频滤波器硬件FPGA控制电路总图4PLL电路实现数字调制发射机中，锁相环用来产生高稳定度、高精度的载波信号。锁相环路由双模分频器MC12034、...