TMS320DM642的X264视频编码器的优化简单介绍了TMS320DM642数字信号处理器的硬件构成，简要给出了DSP平台的程序优化一般流程。着重研究了TMS320DM642平台优化X264视频编码器，包括算法与系统构造优化，乒乓缓存优化，循环体的优化以及DSP汇编实现。1引言在数字视频应用方案中，视频编码器是，其中编码器的硬件运算能力是系统实时性的保证，而视频压缩标准的高压缩比为编码器适应各种传输带宽信道提供了必要的保障。视频编码工程X264是一款开源的、按照H.264标准在PC平台开发的视频编码器，如果直接移植到TMS320DM642（以下简称DM642）平台，则实际的编码速度一般低于视频应用方案所需要的实时性要求。为了提高编码工程的编码速度，需要对移植到DM642平台的X264开展优化，整个优化的流程如图1所示。图1优化流程图2DM642硬件介绍DM642采用TI开发的第二代高性能先进VelociTI技术的VLIW架构VelociTI1.2，在主频600MHz下处理速度到达4800MI/s（兆指令/秒）。DM642CPU核内部具有64个32位通用存放器和8个独立的32位运算单元（2个乘法器和6个算数逻辑单元），确保每个周期能够提供4个16位介质访问控制（MediumAccessControl，MAC）。DM642使用两级缓存L1和L2。其中缓存L1包括程序缓存L1P和数据缓存L1D；二级缓存L2可配置为片内存储器、高速缓存或两者结合。外设包括：3个可配置的视频端口；1个10/100Mbit/s的以太网控制器（EMAC）；1个管理数据输入输出（MDIO）；1个内插VCXO控制接口；1个McASP0；1个I2C总线；2个McBSPs；3个32位通用定时器；1个用户配置的16位或32位主机接口（HPI16/HPI32）；1个PCI；1个16引脚的通用输入输出口（GP0），具有可编程中断/事件产生模式；1个64位IMI-FA，可以与同步和异步存储器的外围设备相连。DM642与传统的DSP一样，采用哈佛构造，即把数据与程序分开存放于不同的存储区内，保证在DSP的实际工作中，从程序存储区取指令与从数据存储区取运算数据是互相独立的，另外在CPU内部设计了8个不同的处理单元，可使在运行过程中，CPU是按照流水线流程开展操作的。3DM642平台优化方案介绍3.1算法和系统程序构造的优化系统构造优化主要是合理安排程序中各个模块在DSP的存储区间中所放的位置，也就是解决存储区间的映射问题；在数据处理方面，尽量减少待处理数据的无谓搬移。算法优化主要表达在分析算法有没有更好更简单的替代方法，算法是否有某种对称性，可否采用更合适的数据构造等。在X264的优化中，首先考虑系统构造的合理安排，譬如程序到内存映射方面，首先利用CCS的CODE_SECTION伪指令把X264中的9个大的模块，依次映射到9个大的子区间里面，把频繁使用到的DCT/IDCT模块、QUANT/DEQUANT模块、SAD/SATD模块放到DM642的片内存储区（L2SRAM）中，把其他模块映射到片外存储区中。在数据访问方面，考虑到X264编码分别为编码帧和帧间预测时的参考帧分配了存储空间，在移植的过程中，存在着编码帧和参考帧的存放位置问题。从访问速度来看，片内存储区的访问速度要远远高于片外存储区的速度，但片内存储区的空间却要远远小于片外存储区，这样出现了访问速度与有限空间之间矛盾考虑到实际编码流程中，编码的基本单元是16×16的亮度宏块加上2个8×8的色度模块，这里用CCS的DATA_SECTION伪指令在DM642的片内存储区（L2SRAM）中申请2个大小为（16×16+8×8+8×8）的存储区，来存放编码像素值；用DATA_SECTION伪指令在片内存储区内申请一些空间，临时存储编码过程中编码宏块的帧内预测模式信息、帧间预测运动矢量信息以及离散余弦变换系数和量化系数；，为了运动估计和帧内预测参考，给参考宏块分配一定存储空间。而整个当前编码帧和运动估计参考帧则放在DM642映射的片外存储区。3.2EDMA和乒乓缓存的优化EDMA（EnhancedDirectMemoryAccess）是增强型直接内存访问的英文缩写。DMA技术指的是在嵌入式处理平台或者大型计算平台上，外设与外设之间、外设与存储器之间、存储器与存储器之间可以在不需要CPU干预的情况下，开展数据搬移和访问。这样可以保证CPU在对一组数据开展运算时，存储器把即将要处理的新的实验数据准备好，减少CPU等待时间，特别是在一些需要开展大量数据搬移的...