本页已使用福昕阅读器进行编辑。福昕软件（Ｃ）２００５－２００７，版权所有，仅供试用。第18卷第3期梧州学院学报No.3Vol.182008年6月JOURNALOFWUZHOUUNIVERSITYJun.2008基于的三相SPWM波形发生器的设计与实现黄永庆1，甘金明2(1.2.梧州学院现代教育技术中心，广西梧州543002)[摘要]该文介绍数字比较法生成SPWM的原理，利用VHDL语言描述SPWM波形发生器的硬件结构，并在FPGA器件EP1K30TC144-3实现三相SPWM波形发生器实际系统，用此法实现的系统精度高、可靠性好。[关键词]SPWM；CPLD/FPGA；变频调速[中图分类号]PT391.72[文献标识码]A[文章编号]1673-8535(2008)03-0036-06TheDesignandRealizationof3φSPWMGeneratorBasedonCPLD/FPGAHuangYongqing1,GuanJinming2（1.2.ModernEducationTechnologyCenter,WuzhouUniversity,Wuzhou543002,China）Abstract:ThispaperdealswiththeprincipleofgeneratingSPWMbydigitalcomparator,anddiscribsthearchitectureofSPWMwaveformgeneratorwithVHDLlanguage.Therealsystemof3φSPWMwaveformgeneratorisachievedviatheFPGAdevice-EP1K30TC144-3,thesystemwhichisachievedinthiswayhashighaccuracyandreliability.Keywords:SPWM;CPLD/FPGA;SpeedControlbyFrequencyConversion在工农业生产中广泛使用三相交流异步电动机，其调速比直流电机相对复杂。三相交流异步——电动机的调速技术主要采用交直交变频调速技术。有V/F控制变频调速和更高性能的矢——量控制调速。交直交V/F控制变频调速技术的核心采用了正弦波脉宽调制（SPWM）技术，通过改变SPWM的调制正弦波的频率和电压实现电机的变频调速。研究如何利用大规模可编程器件CPLD/FPGA产生SPWM具有重要意义。1正弦波脉宽调制（SPWM）SPWM就是在对一个正弦波进行脉宽调制时，使脉冲系列的占空比按正弦规律来排列。当正弦值而脉冲间的间隔则较大，如下页图1所示。收稿日期：2008-03-25·36·[1]本页已使用福昕阅读器进行编辑。福昕软件（Ｃ）２００５－２００７，版权所有，仅供试用。2008年第3期梧州学院学报第18卷生成SPWM率比正弦波高得多的三角波作载波，调制波和载波的交点决定的脉冲宽度。如图2所示，调制信号为正弦波UMsinωt，电压峰值为UM，载波信号三角波的电压峰值为US，周期为Tc，并设定在每个三角波周期中只对正弦波采样一次，如在t1时刻对正弦波进行采样，通过采样点作平行于时间轴的水平线，在周期Tc内与三角波的交点为E和F点，EF即为SPWM的导通时间ton=2ton1，SPWM的截止时间为toff=TC−ton=2toff1，由图2可以得到：Ttoff1=c−a⎫⎪4⎪⎬（1）Tc+aton1=4⎪⎪⎭由于三角形ABE和三角形ACD相似，得：aTc=UMsinωt1（2）US解式（2），得到a值，并代入式(1)得：toff1=ton1Tc(1−Msinωt1)4⎫⎪⎪⎬（3）Tc=(1+Msinωt1)4⎪⎪⎭在式（3）中：M=通常称为SPWM的模，模数M越大，相应的SPWM反映的正弦波电压越高。令三角波频率fC与正弦波频率fS之比为载波比N，则有：·37·本页已使用福昕阅读器进行编辑。福昕软件（Ｃ）２００５－２００７，版权所有，仅供试用。2008年第3期黄永庆，甘金明：基于CPLD/FPGA的三相SPWM波形发生器的设计与实现N=fC1=（4）fSTCfSt1=kTC(k=0,1,2,..,N-1)（5）式（5）中，k为采样序号，因此，式(3)中的ωt1变成:2πkωt1=2πfSt1=2πfSkTC=（6）N式（6）代入式（3）可以得到ton1的计算公式:T2πk（7）onC(1+MsinN根据式（7）,只要知道TC、M和N，就可求出SPWM的半脉宽ton1，利用CPLD/FPGA实现SPWM，只要求出ton1的值即可。2CPLD/FPGA实现SPWMCPLD(ComplexProgrammableLogicDevice)/FPGA(FieldProgrammableGateArray)是大规模可编程逻辑器件，利用硬件描述语言HDL（HardwareDescriptionLanguage）为系统逻辑进行描述，并通过一系列的逻辑仿真、综合生成系统结构配置文件，下载到CPLD/FPGA中，从而实现既定的电子线路系统的功能。[3]40-47按式（7）计算出一个正弦波周期内N个采样点的ton1值，作者利用DELPHI语言编程计算N个采样值，并可以将计算值转换成QuartusII能接受的mif（MemoryInitializationFile）数据格式或Intel的hex十六进制数据格式，存放ROM中，再利用一个...